# PATENT ABSTRACTS OF JAPAN

(11)Publication numb r:

08-162431

(43)Date of publication of application: 21.06.1996

(51)Int.CI.

H01L 21/304 H01L 21/318

(21)Application number: 06-297391

(71)Applicant :

NKK CORP

(22)Date of filing:

30.11.1994


(72)Inventor:


**GOTO HIROSHI** 

## (54) FLATTENING METHOD OF SEMICONDUCTOR DEVICE

PURPOSE: To povide a flattening method of a semiconductor device wherein generation of a recessed part on a surface to be polished in a CMP treatment can be prevented, and the number of processes is

CONSTITUTION: Metal wiring layer 12 is formed on the surface of a first interlayer insulating film 11, and silicon nitride film 13 is formed as stoppers on the surface of the metal wiring layer 12. The silicon nitride film 13 and the metal wiring layer 12 are sequentially patterned. A second interlayer insulating film 15 is formed on the surface of the first interlayer insulating film 11 containing the patterned silicon nitride film 13 and the metal wiring layer 12. The second interlayer insulating film 15 is chemically mechanically polised, and the polishing of the second interlayer insulating film 15 is finished, n the basis of the change of pH due to the polishing of the metal wiring layers 12.





#### **LEGAL STATUS**

[Dat of request for examination]

[Dat of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the xaminer's decision of rejection or application converted registration]

[Dat of final disposal for application]

[Pat nt number]

[Dat of registration]

[Number of appeal against examiner's decision of

rjction]

[Date of requesting appeal against examiner's decision of rejection]

[Dat of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

#### (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平8-162431

(43)公開日 平成8年(1996)6月21日

(51) Int.Cl. <sup>6</sup>	٠	識別記号	庁内整理番号	F I			技術表示箇所
H01L	21/304	321 M					
	•	s			•		
•	21/318	<b>B</b>				,	
						,	

### 審査請求 未請求 請求項の数2 OL (全 6 頁)


(21) 出願番号	<b>特願平6-297391</b>	(71)出顧人 000004123
		日本網管株式会社
(22)出顧日	平成6年(1994)11月30日	東京都千代田区丸の内一丁目1番2号
		(72) 発明者 後藤 寛
		東京都千代田区丸の内一丁目1番2号 日
		本劉管株式会社内
		(74)代理人 弁理士 長谷川 和音


## (54) 【発明の名称】 半導体装置の平坦化方法

## (57)【要約】

【目的】CMP処理おける被研磨面に窪みが生じるのを防止でき、且つ、工程数も少ない半導体装置の平坦化方法を提供する。

【構成】第1層間絶縁膜11の表面上に金属配線層12を形成し、金属配線層12の表面上にストッパとして窒化シリコン膜13を形成する。次に窒化シリコン膜13および金属配線層12を順次パターニングする。パターニングされた窒化シリコン膜13および金属配線層12を含む第1層間絶縁膜11の表面上に第2層間絶縁膜15を形成する。次いで第2層間絶縁膜15を化学機械的に研磨し、金属配線層12が研磨されてpHが変化したことに基づいて第2層間絶縁膜15の研磨を終了する。





## 【特許請求の範囲】

【請求項1】 下地の表面上に形成された被保護物の表面上にストッパを形成する工程、前記ストッパおよび前記被保護物を含む前記下地の表面上に被研磨層を形成する工程、前記被研磨層を化学機械的に研磨する工程、および、前記被保護層が研磨されたことに基づいて前記被研磨層の研磨を終了する工程を具備することを特徴とする半導体装置の平坦化方法。

【請求項2】 下地の表面上に被保護層を形成する工程、前記被保護層の表面上にストッパ層を形成する工程、前記ストッパ層をパターンニングする工程、次いで前記被保護層をパターニングする工程、パターニングされた前記ストッパ層および前記被保護層を含む前記下地の表面上に被研磨層を形成する工程、前記被研磨層を化学機械的に研磨する工程、および、前記被保護層が研磨されたことに基づいて前記被研磨層の研磨を終了する工程を具備することを特徴とする半導体装置の平坦化方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、化学機械的研磨による 半導体装置の平坦化方法に関する。

[0002]

【従来の技術】半導体装置の高密度化が進展すると共 に、デバイス構造がより三次元化され、その表面の凹凸 が大きくなる形にある。このため、半導体装置製造の途 中段階で凹凸表面を平坦化する平坦化処理が行われてい る。

【0003】近年、半導体装置の新しい平坦化技術として、化学機械的研磨(以下、CMPという)技術が着目をあびている。CMPは、層間絶縁膜等の平坦化を、シリコンウエハ作製の最終仕上げ工程のウエハ研磨に近い機械的研磨技術を用いて行おうというものである。

【0004】CMPは、例えば、定盤に貼り付けられた 研磨パッドに研磨スラリーを供給しつつ、スピンドルヘッドに取り付けられたシリコンウエハの被研磨対象である半導体装置の膜を定盤上の研磨パッドに押し当てる。この際、定盤およびスピンドルヘッドは回転しているので、シリコンウエハおよび研磨パッドは夫々回転している。これにより膜が研磨される。

【0005】このようなCMP技術では研磨の終点検出が大きな課題になっている。すなわち、例えば、層間絶縁膜の平坦化では、半導体装置のメタル配線等が露出する少し前に研磨を終了する必要がある。しかしながら、研磨の状態は、研磨パッドや研磨スラリーの状況によっても異なってくる。このため、CMP処理の程度によってロット間で層間絶縁膜の膜厚が不均一になりやすい。【0006】このような層間絶縁膜の膜厚を均一にするために、CMP用のストッパを設けることが行われている。すなわち、図5(A)に示すように、所定のパター

ンで配線層 5 1 が形成された第 1 層間絶縁膜 5 2 の表面に、ストッパ5 3 を形成する。ストッパ5 3 は、配線層 5 1 の間に形成する。ストッパ5 3 は、例えば、窒化シリコン(Si3 N 4)からなる。このように配線層 5 1 およびストッパ5 3 を含む第 1 層間絶縁膜 5 2 の表面上に、図 5 (B)に示すように例えば、BPSGからなる第 2 層間絶縁膜 5 4 を堆積させる。第 2 層間絶縁膜 5 4 の表面は、配線層 5 1 およびストッパ5 3 に対応した凹凸が生じている。

【0007】次に、第2層間絶縁膜54に対してリフロ -処理を施して、図5 (C) に示すように、第2層間絶 縁膜54の凹凸を小さくする。この後、第2層間絶縁膜 54に対してCMPを施す。CMPが進行すると第2層 間絶縁膜54が研磨され、図5(D)に示すように、ス トッパ53が第2層間絶縁膜54の表面に露出する。ス トッパ53が研磨され始めると研磨スラリーのpHが変 化する。そこで、研磨スラリーの p H変化の変化を検知 することにより、CMPの終点を検出している。また、 ストッパ53は、第2層間絶縁膜54よりもエッチング レートが低いため、ストッパ53が研磨され始めると第 2層間絶縁膜54全体のエッチングレートも低下する。 このため、CMPの終点の検出からCMP処理の停止ま での緩衝としても機能する。また、このエッチングレー トの低下によりСMPの終点検出を行うことも可能であ る。

[0008]

【発明が解決しようとする課題】しかしながら、上述のストッパ53を用いたCMPの終点検出は、ストッパ53を形成するために、配線層51を形成した後、第1層間絶縁膜52の表面に例えば窒化シリコンを堆積した後、ホトリソグラフ技術を用いてパターニングする必要がある。このため、工程数も増加すると共に、ストッパ53のパターニングのための専用のマスクが必要である

【0009】また、ストッパ53を形成する位置は、配線層51のパターンデザインにより制約を受ける。このため、ストッパ53どうしの間隔が大きくなりやすい。しかしながら、ストッパ53のエッチングレートの方が小さいため、図6に示すように、ストッパ53の間には窪み55が生じてしまう。この窪みの深さAは、図7に示すように、ストッパ53の間隔Bが大きくなるほど深くなる。このため、ストッパ53の間隔Bを小さくすることが望ましい。しかし、半導体装置の高集積化が求められる現状では配線層51のパターンデザインを優先する必要があり、ストッパ53の間隔Bがある程度大きくなることは回避できない。また、部分的にストッパ53の間隔Bがある程度大きくなることは回避できない。また、部分的にストッパ53の間隔Bを小さくすることができたとしても、半導体装置内で第2層間絶縁膜54の膜厚にバラツキが生じてしまう。

【0010】本発明は、かかる点に鑑みてなされたもの

3

であり、CMP処理おける被研磨面に窪みが生じるのを 防止でき、且つ、工程数も少ない半導体装置の平坦化方 法を提供する。

#### [0011]

【課題を解決するための手段】本発明は、下地の表面上に形成された被保護物の表面上にストッパを形成する工程、前記ストッパおよび前記被保護物を含む前記下地の表面上に被研磨層を形成する工程、前記被研磨層を化学機械的に研磨する工程、および、前記被保護層が研磨されたことに基づいて前記被研磨層の研磨を終了する工程 10を具備することを特徴とする半導体装置の平坦化方法を提供する。

【0012】本発明は、第2に、下地の表面上に被保護層を形成する工程、前記被保護層の表面上にストッパ層を形成する工程、前記ストッパ層をパターンニングする工程、次いで前記被保護層をパターニングする工程、パターニングされた前記ストッパ層および前記被保護層を含む前記下地の表面上に被研磨層を形成する工程、前記被研磨層を化学機械的に研磨する工程、および、前記被保護層が研磨されたことに基づいて前記被研磨層の研磨20を終了する工程を具備することを特徴とする半導体装置の平坦化方法を提供する。

#### [0013]

【作用】第1の発明は、被保護物の表面上にストッパを 形成した後、下地の表面上に被研磨層を形成し、この被 研磨層を化学機械的に研磨する。化学機械的な研磨が進 行すると、被研磨層の表面上にストッパが露出して研磨 され始める。ストッパが研磨され始めたことに基づいて 被研磨層の研磨を終了する。ストッパは被保護物の表面 上に形成されているので、被保護物のパターンと同じに 形成される。従って、被保護物と同様の間隔でストッパ が形成される。このため、ストッパの間隔は被保護物の 間隔よりも大きくなることがない。

【0014】第2の発明は、下地の表面上に被保護層およびストッパ層を順次積層して形成した後、これらの2層を同じパターンでパターンニングする。従って、ストッパ層を被保護層と異なるパターンで別にパターニングする場合に比べて工程数が低減される。

#### [0015]

【実施例】以下、本発明の実施例を図面を参照して詳細 40 に説明する。

【0016】図1(A)~(D)および図2(A)~(B)は、本発明の半導体装置の平坦化方法の一実施例の各工程を夫々示す断面図である。

【0017】図1(A)に示すように、ウエハ(図示せず)の表面側に形成された第1相関絶縁膜11の表面上に、例えば、アルミニウム、タングステン、銅からなる金属配線層12を例えばCVD法により膜厚0.7μmで堆積した。次に、金属配線層12の表面上にストッパとして窒化シリコン膜13を膜厚0.5μmで堆積す

る。

【0018】次いで、窒化シリコン膜13を、図1 (B)に示すように通常のホトリソグラフィ技術によりパターニングする。すなわち、窒化シリコン膜13の表面上にフォトレジストを塗布する。通常の金属配線層12のパターニングに使用するガラスマスクを使用して、このフォトレジストを露光および現像してレジストマスクを用いて、窒化シリコン膜13をRIEによりパターニングする。この後、金属配線層12を、図1(C)に示すように、同じレジストマスク14を使用してRIEによりパターニングする。パターニング終了後、レジストマスク14を除去する。

【0019】パターニングした金属配線層12および窒化シリコン膜13を含む第1層間絶縁膜11の表面上に、図1(D)に示すように、例えば、BPSGからなる第2層間絶縁膜15を膜厚 $3\mu$ mで堆積させた。このとき、第2層間絶縁膜15の表面には、金属配線層12および窒化シリコン膜13の凹凸に対応した凹凸が生じた

【0020】この後、第2層間絶縁膜15を、900℃ で加熱してリフロー処理を施して、図2(A)に示すよ うに第2層間絶縁膜15の表面の凹凸を大まかに取り除 いた。

【0021】次いで、第2層間絶縁膜15をCMP処理により研磨する。具体的には、図3に示すように、上記処理が施された第2層間絶縁膜15を有するウエハ31を、スピンドルヘッド32に取り付けた。次に、定盤33に貼り付けられた研磨パッドに、供給ノズル34を介して研磨スラリー(水酸化カリウム水溶液およびコロイダルシリカ)を供給しつつ、スピンドルヘッド32に取り付けられたウエハ34の第2層間絶縁膜15を研磨パッドに押し当てた。この状態で、定盤33およびスピンドルヘッド32を回転させた。これにより、第2層間絶縁膜15が研磨パッドおよび研磨スラリー中のコロイダルシリカにより機械的に磨耗するとともに、水酸化カリウムと第2層間絶縁膜15を構成するBPSGとの化学的反応により、第2層間絶縁膜15が研磨されてゆく。

【0022】このようにCMPが進行し、第2層間絶縁膜15が研磨されると、図2(B)に示すように、ストッパ13が第2層間絶縁膜15の表面に露出する。そして、ストッパ13が研磨され始めると研磨スラリーのpHが9から5に変化する。この研磨スラリーのpH変化を検知したら、直ちにまたは所定時間経過後CMPを終了する。

【0023】上記説明したように、本実施例の半導体装置の平坦化方法によれば、金属配線層12の表面上にストッパとして窒化シリコン膜13を形成した後、第1層間絶縁膜11の表面上に第2層間絶縁膜14を堆積し、50 第2層間絶縁膜14をCMP処理して研磨する。窒化シ

5

リコン膜13が研磨されることによって研磨スラリーの p Hが変化したのを検出してCMP処理の終点を決定することができる。また、窒化シリコン膜13は、第2層間絶縁膜14よりもエッチングレートが低いため、窒化シリコン膜13が研磨され始めると第2層間絶縁膜14全体のエッチングレートも低下する。このため、CMPの終点の検出からCMP処理の停止までの緩衝としても機能する。この結果、ウエハ内の第2層間絶縁膜13の膜厚のばらつきをすくなくすることができる。

【0024】また、本実施例では、金属配線層12の表面上にストッパとして窒化シリコン膜13が形成されているので、窒化シリコン膜13どうしの間隔は極めて小さく設定することができる。この結果、窒化シリコン膜13の間に窪みが形成されるのを抑制することができる。また、窒化シリコン膜13は金属配線層12と同じパターンで形成する。このため、窒化シリコン膜13を金属配線層12と別に設けた場合と異なり、窒化シリコン膜13のパターンのために金属配線層12のパターンデザインが制約されることがない。

【0025】また、窒化シリコン膜13は、金属配線層12のパターニングに用いられるマスクパターンでパターニングされる。このため、金属配線層12および窒化シリコン膜13を順次積層し、これらの2層を同一のレジストマスクで順次エッチングしてパターニングすることができる。この結果、窒化シリコン膜13を異なるパターンでパターニングする場合に比べて工程数を低減することができる。また、窒化シリコン膜13のパターンを別途設計し、フォトマスクを用意する必要もない。

【0026】上記第1実施例では、ストッパとして窒化シリコン膜の単一層を使用した場合について説明したが、ストッパの材質はこれに限定されることなく、例えば、ポリシリコン、シリコン酸化物、窒化チタン、ポリイミドのように必要に応じて適宜選択して使用することができる。

【0027】また、ストッパは単一層だけでなく複数層であっても良い。例えば、図4(A)に示すように、膜厚0.7μmの金属配線層12の表面上に、膜厚0.5μmの窒化シリコン膜またはポリシリコン膜からなる第1ストッパ層41と、膜厚0.3μmのシリコン酸化膜または窒化チタン膜からなる第2ストッパ層4とを順次形成しても良い。この場合、配線に与えるダメージを低減する点で好ましい。

【0028】また、図4(B)に示すように、膜厚0.  $7\mu$  mの金属配線層12の表面上に、膜厚0.  $3\mu$  mのシリコン酸化膜または窒化チタン膜からなる第1ストッパ層43と、膜厚0.  $5\mu$  mの窒化シリコン膜またはポリシリコン膜からなる第2ストッパ層44とを順次形成しても良い。この場合、層間絶縁膜との密着性を向上させる点で好ましい。

【0029】また、図4 (C) に示すように、膜厚0.

 $7 \mu m$ の金属配線層 12の表面上に、膜厚  $0.3 \mu m$ のシリコン酸化膜または窒化チタン膜からなる第 1 ストッパ層 45 と、膜厚  $0.5 \mu m$ の窒化シリコン膜またはポ

パ層45と、膜厚0.5 $\mu$ mの窒化シリコン膜またはポリシリコン膜からなる第2ストッパ層46、膜厚0.3 $\mu$ mのシリコン酸化膜または窒化チタン膜からなる第3ストッパ層47とを順次形成しても良い。この場合、終点を検出する点で好ましい。

#### [0031]

【発明の効果】以上説明したように、本願の第1の発明によれば、被保護物の表面上にストッパを形成した後、下地の表面上に被研磨層を形成し、この被研磨層を化学機械的に研磨する。これにより、ストッパを被保護物と同じに間隔で形成できるため、被保護物の配置パターンに影響を与えることなく、ストッパの間隔を被保護物と同じだけ小さくすることが可能である。この結果、ストッパの間に窪みが生じるのを抑制することができる。

【0032】また、本願の第2の発明によれば、下地の表面上に被保護層およびストッパ層を順次積層して形成した後、これらの2層を同じパターンでパターンニングする。従って、ストッパ層を被保護層と異なるパターンで別にパターニングする場合に比べて工程数が低減され、半導体装置の平坦化を簡単に且つ短時間で行うことができる。

### 30 【図面の簡単な説明】

【図1】(A)~(D)は、本発明の半導体装置の平坦 化方法の一実施例の各工程を夫々示す断面図。

【図2】(A)~(B)は、本発明の半導体装置の平坦 化方法の一実施例の各工程を夫々示す断面図。

【図3】第1実施例の半導体装置の平坦化方法で用いる CMP装置を示す説明図。

【図4】(A)~(C)は本発明の半導体装置の平坦化方法のストッパの変形例を夫々示す断面図。

【図5】(A)~(D)は従来の半導体装置の平坦化方40 法の一実施例の各工程を夫々示す断面図。

【図6】従来の半導体装置の平坦化方法におけるストッパの配置を示す断面図。

【図7】ストッパ間の窪みの深さとストッパの間隔の関係を示す特性図。

#### 【符号の説明】

11…第1層間絶縁膜、12…金属配線層、13…ストッパ、14…レジストマスク、15…第2層間絶縁膜、31…ウエハ、32…スピンドルヘッド、33…定盤、34…供給ノズル。

50

